BÁN DẪN - QUY TRÌNH SẢN XUẤT LINH KIỆN BÁN DẪN PHẦN 2

Ở phần trước, chúng tôi đã giới thiệu tới quý bạn đọc các khái niệm về bán dẫn, ở bài viết lần này, ULVAC xin được chia sẻ về quy trình sản xuất linh kiện bán dẫn.

1. Wafer là gì, đặc điểm của tấm wafer

Wafer là một miếng silicon mỏng chừng 30mil (0.76mm) được cắt ra từ thanh silicon hình trụ. Thiết bị này được sử dụng với tư cách là vật liệu nền để sản xuất vi mạch tích hợp (IC), người ta “cấy” lên trên đó những vật liệu khác nhau để tạo ra những vi mạch với những đặc tính khác nhau. Vật liệu đó thường là các hợp kim như: GaSb, GaAs, GaP…). Đa số, các vi mạch hiện nay đều được sản xuất bằng cách cấy wafer khác nhau để tạo ra những vi mạch với những đặc tính khác nhau, phụ thuộ vào môi trường ứng dụng của vi mạch mà lựa chọn các wafer phù hợp.
Các wafer có kích thước trung bình từ 25.4mm – 200mm, với sự phát triển của các ngành công nghệ, các hãng sản xuất vi mạch nổi tiếng trên thế giới như Intel, TSMC, Samsung.. đã nâng kích thước wafer lên 300mm đến 450mm. Việc kích thước wafer được tăng lên đã làm cho giá thành của một vi mạch trở nên rất rẻ do chi phí sản xuất giảm.
Sản xuất wafer là một quy trình khó khan và đòi hỏi rất nhiều kĩ thuật công nghệ cao. Đa số các công ty sản xuất hiện nay đều sử dụng chung một quy trình.

2. Chuẩn bị tấm wafer

Đây là bước tinh chế (xử lý hóa học) cát (SiO2) thành Silic nguyên chất (99.999%). Silic đã tinh lọc được nung chảy và trở thành thỏi hình trụ. Những thỏi Silic đó sẽ được cắt thành các tấm tròn đường kính 200mm hoặc 300mm với bề dày cỡ 750um và được đánh bóng cho đến khi chúng có bề mặt hoàn hảo, nhẵn bóng như gương. Có các công ty chuyên sản xuất silicon wafer như Shin-Etsu…. Giá một tấm wafer 200mm khoảng 20USD.

3. Các quá trình xử lý wafer quy trình sản xuất bán dẫn

a. Xử lý bề mặt

Công đoạn làm sạch wafer thường được thực hiện nhờ các axit mạnh, các chất có tính ooxxi hóa như HNO3, H2SO4, H2O2 và HF. Việc xử lý bề mặt sẽ giúp chúng ra loại bỏ những tạp chất vô cơ, hữu cơ hoặc những kim loại trên bề mặt tấm silicon trước khi chuyển nó vào những bước công nghệ tiếp theo. Kỹ thuật làm sạch sử dụng là RCA clean (wet cleaning) bao gồm nhiều bước.
SC1 (standard clean 1) – Loại bỏ các chất hữu cơ và vô cơ.
SC2 ( standard clean 2) – Loại bỏ kim loại
HF (Hydrofluoric acid) – Loại lớp silicon đioxit

b. Ôxi hóa (Oxidation)

Trong quá trình chế tạo IC người ta thường phải dung lớp SiO2 trên bề mặt tinh thể Si. Lớp SiO2 này có hệ số dãn nở nhiệt gần bằng hệ số giãn nở nhiệt của Si, với hệ số điện môi 3.9~4, có tác dụng bảo vệ bề mặt các linh kiện bán dẫn dưới tác dụng của môi trường bên ngoài, che chắn bề mặt Si trong quá trình khuếch tán các tạp chất như P và B.
Ngoài ra lớp SiO2 còn được sử dụng làm cực gate cho Transitor. Có nhiều phương pháp tạo ra lớp SiO2 nhưng phương pháp được sử dụng rộng rãi nhất để nhận lớp SiO2 là phương pháp oxy hóa ở nhiệt độ cao ( Khoảng 10000˚C đến 11000˚C).
Ở giai đoạn này ULVAC có máy ủ Oxy hóa:

Hệ thống ủ oxi hóa AILESIC 1400-1700:

Nhiệt độ hoạt động 700~1700˚C
Số lượng tấm wafer: 50 tấm wafer khi ở 1400˚C và 25 tấm wafer khi ở 1700˚C.
Độ đồng đều cao ≤± 0.5% đối với SiO2 trong wafer
Ô nhiễm kim loại thấp <1,0E+11 nguyên tử/cm2.
Tuổi thọ của bộ gia nhiệt cao > 5 năm.
Độ đồng đều nhiệt cao: ± 3K
Công nghệ làm sạch tại chỗ

c. Khuếch tán (Diffusion) trong quy trình sản xuất bán dẫn

Là kỹ thuật được sử dụng trong công nghệ bán dẫn để tạo các cùng chuyển tiếp của transitor.
Có nhiều phương pháp khuếch tán để tạo vùng chuyển tiếp P-N khác nhau như phương pháp khuếch tán ở nhiệt độ cao, phương pháp cấy ion…
Một số dòng máy của ULVAC trong quá trình này như:

MÁY CẤY ION CHÂN KHÔNG DÒNG TRUNG BÌNH SOPHI-400

Áp dụng cho tấm wafer 4-8inch
Công cụ nhỏ gọn và trọng lượng nhé
Hiệu suất tia song song tốt.
Không có sự ô nhiễm năng lượng và kim loại.
Áp dụng cho các tấm wafer siêu mỏng như các thiết bị bán dẫn công suất.
Cấy proton có sẵn
Năng lượng cao 2400keV

d. Quang khắc (Photolithography)

Định nghĩa:

Là tập hợp các quá trình quang hóa nhằm tạo ra các chi tiết trên bề mặt tấm wafer có kích thước và hình dạng giống như thiết kế. Để làm được điều này cần phải có những bộ mặt nạ (mask), chất cảm quang (photoresist) nguồn sáng UV và dung dịch hiện hình (developer). Mặt nạ thường là một tấm thủy tinh hữu cơ được phủ một màng crom trên đó khắc họa những chi tiết phù hợp với thiết kế của cảm biến hoặc mạch tích hợp IC.
Người ta phủ lên trên bề mặt tấm wafer chất cảm quang. Chất cảm phải đảm bảo hai tính chất là nhạy quang và bền vững trong các dung môi axit hoặc kiềm. Chất cảm quang có nhiệm vụ là lớp bảo vệ cần thiết cho bề mặt khỏi các dung môi hóa học.
Dung dịch hiện Developer cho phép hiện hình những chi tiết tạo ra trên lớp cảm quang do tác dụng của nguồn UV.

Quy trình

Ở mặt nạ đầu tiên, quá trình quang khắc được thực hiện đơn giản: đặt miếng wafer lên gá, thiết lập các điều kiện chân không, khí nén, công suất UV, thời gian chiếu sáng …. Tuy nhiên, để chế tạo ra mạch tích hợp cần phải dùng tới nhiều mặt lạ khác nhau nên các mặt nạ sau phải trùng khít lên mặt lạ trước, người ta gọi là kỹ thuật đồng chỉnh.
Hiện nay, mật độ bóng bán dẫn trên một chip ngày một tăng nên ngoài kĩ thuật quang khắc còn nhiều kĩ thuật khác cho phép khắc lên trên lớp cảm quang những chi tiết có độ phân giải và mức độ tinh vi tốt hơn rất nhiều như kỹ thuật khắc dùng chum điện tử ( E-beam lithography) hoặc dùng tia X (X-ray lithography).

e. Cấy ion (Ion Implantation)

Các tạp chất có thể được sử dụng để thay đổi các đặc tính về điện của silicon. Việc đưa các tạp chất vào trong silicon theo cách được kiểm soát là chìa khóa để hình thành các mạch tích hợp IC. Implant Ion hiện là phương pháp phổ biến nhất để đưa tạo chất vào trong các tấm silicon.
Trong một thiết bị cấy ion, các tạp chất được đưa vào silicon sẽ được ion hóa, tức là loại bỏ một hay nhiều electron khiến ion tạp chất mang điện tích dương. Một điện trường điện áp cao sau đó được sử dụng để tăng tốc các ion với một năng lượng rất cao. Quá trình gia tốc này được thực hiện trong chân không để các ion không va chạm với bất kỳ khí nào trong quá trình tăng tốc. Các ion gia tốc sau đó được “ Cấy ghép” vào bề mặt silicon nhờ vào năng lượng cao của chúng khiến chúng thâm nhập, thấm vào về mặt của wafer.

Một số dòng máy của ULVAC trong quá trình này như:

MÁY CẤY ION NHIỆT ĐỘ CAO CHO SIC IH-860PSIC

Máy cấy ion nhiệt độ cao chùm tia song song cho thiết bị SiC
Kích thước wafer: 100mm/150mm
Nhiệt độ lên tới 500˚C
Gia nhiệt nhanh và độ đều đều nhiệt tốt
Năng lượng 1.2MeV cho ba lần sạc
Kích thước máy: 7.6m*3.6m

f. Ăn mòn (Etching) trong quy trình sản xuất bán dẫn

Quy trình ăn mòn:

Khi wafer đã có lớp SiO2 phủ lên rồi thì bước kế tiếp là loại bỏ những phần không cần tới
Có 2 phương pháp ăn mòn chính là ăn mòn ướt (wet etch) và ăn mòn khô (dry etch).
Ăn mòn ướt: Nó sử dụng hóa chất lỏng, chủ yếu là axit để ăn mòn vật liệu. Ăn mòn ướt chủ yếu là không định hướng/ đẳng hướng (isotropic etch).
Ăn mòn khô: Trong kỹ thuật ăn mòn khô tấm silicon được đưa vào bên trong buồng chân không, sau đó hỗn hợp khí dung cho ăn mòn được đưa vào trong buồng phản ứng. Ở chân không thích hợp, dưới tác dụng của nguồn cao tần, khí ăn mòn bị ion hóa và chúng ta thu được hỗn hợp plasma của khi nói trên bao gồm các ion F+ do đó SiO2 hoặc Si … bị ăn mòn tạo ra các sản phẩm phản ứng tương ứng. Ăn mòn khô có thể là định hướng/ không đẳng hướng (anisotropic etching) hoặc không định hướng.
Nhờ kĩ thuật này chúng ta có thể ăn mòn vật liệu với hệ số tỷ lệ d/w (sâu/cao) rất lớn. Tùy theo độ dầy và vật liệu mà người ta chọn các chế độ ăn mòn khác nhau. Với kĩ thuật này các hãng sản xuất lớn có thể phân đoạn thiết bị dành riêng cho quá trình ăn mòn “nông” với một vài micromet chiều sâu cho tới thiết bị có thể ăn mòn qua tấm silicon ( cỡ 400 micromet) chỉ trong hai giờ.

Một số dòng máy của ULVAC trong quá trình này như:

HỆ THỐNG ĂN MÒN KHÔ CHO SẢN XUẤT NE-5700 & NE-7800

Hệ thống ăn mòn khô cho sản xuất khối lượng lớn với hiệu suất chi phí tốt và nhiều lựa chọn cấu hình cho máy.

GaN Recess có độ chọn lọc đối với AlGaN>350
Dừng ăn mòn chính xác bằng phương pháp giao thoa laser EPD.
Ăn mòn SiC với ER≥1micro/phút ( Mặt nạ Ni)
Tốc độ ăn mòn ổn định khi sử dụng điện cực STAR với công suất Bias (Không lắng đọng lại).
Độ chân không cao giúp ăn mòn chính xác.

g. Kỹ thuật màng mỏng (Chemical vapor deposition) CVD

Chủ yếu để tạo những lớp vật liệu có bề dày như mong muốn lên trên một lớp vật liệu khác. Đây là quá trình đòi hỏi khá nhiều kiến thức bổ sung như kỹ thuật chân không, cấu trúc vật liệu… Các kỹ thuật cơ bản để tạo màng mỏng ở đây gồm hai phương pháp: Vật lý (PVD) và Hóa học (CVD).
Phương pháp vật lý bao gồm: phún xạ (sputtering), bốc bay hơi nhiệt (Evaporation), phương pháp phun tĩnh điện….
Phương pháp hóa học có: lắng đọng hóa học pha hơi (CVD), lắng đọng hóa học pha hơi áp suất thấp (LPCVD) và Sol-gel.

Một số dòng máy của ULVAC trong quá trình này như:

HỆ THỐNG LẮNG ĐỌNG MÀNG Si

Dòng CME-200E/400

Để lắng đọng màng Si với ứng dụng làm lớp cách điện hoặc lớp chắn

Quá trình plasma mật độ cao với nguồn điện tần số cao (27,12Mhz)
Màng chất lượng cao sử dụng tiền chất SiH4: SiO2, SiNx, SiON, Si, dung cho quy trình TEOS cho màng SiO2
Làm sạch buồng bằng plasma NF3+Ar.
Hỗ trợ bộ gia nhiệt để lắng đọng hữu cơ ở nhiệt độ thấp EL
Kích thước nền: 200*200mm hoặc 300*400mm

h. Rửa (wet process)

Đây là bước làm sạch wafer bằng các dung dịch hóa học.
APM( hỗn hợp NH4OH/H2O2/H2O) dùng để làm sạch bụi trong không khí, bụi từ người bay ra.
HPM (hỗn hợp HCl/H2O2/H2O) dung để làm sạch tạp chất và các kim loại hiếm (Cu,Au,Pt…)
HPM (hỗn hợp H2SO4/ H2O2) làm sạch các chất hữu cơ và kim loại.
DHF (axit HF loãng) dùng để loại bỏ các phần SiO2 không cần thiết.

i. Đo đạc và khảo sát thông số công nghệ

Ở bước này người kỹ sư cần xác định các đường đặc tính I-V, C-V hoặc điện trở R, dòng dò, chế độ làm việc ….của linh kiện.
Lúc này các chip vẫn nằm trên tấm wafer. Để tiến hành các bước tiếp theo, người kỹ sư phải cắt rời các chip trên tấm silicon và ở gia đoạn này chip còn được gọi là “Die”.

k. Đóng gói và kiểm tra (Packaging and Final test)

Bên dưới là một số kiểu mẫu đóng gói (đóng vỏ) cho chip thường dùng hơn cả và mức độ phổ biến của chúng hiện nay.

IC sau khi được chế tạo nằm trên tấm silicon, được cắt ra và gắn lên trên các thành phần mạch tích hợp. Lúc này mỗi chip đơn goi là DIE (Chíp trần).
Để có thể nối dây và cấp nguồn cho chip hoạt động chúng ta phải đi qua các công đoạn: